



Welcome to [E-XFL.COM](https://www.e-xfl.com)

What is "[Embedded - Microcontrollers](#)"?

"[Embedded - Microcontrollers](#)" refer to small, integrated circuits designed to perform specific tasks within larger systems. These microcontrollers are essentially compact computers on a single chip, containing a processor core, memory, and programmable input/output peripherals. They are called "embedded" because they are embedded within electronic devices to control various functions, rather than serving as standalone computers. Microcontrollers are crucial in modern electronics, providing the intelligence and control needed for a wide range of applications.

Applications of "[Embedded - Microcontrollers](#)"

Details



Product Status	Active
Core Processor	ARM® Cortex®-M4F
Core Size	32-Bit Single-Core
Speed	160MHz
Connectivity	CSIO, EBI/EMI, I ² C, LINbus, SD, UART/USART
Peripherals	DMA, LVD, POR, PWM, WDT
Number of I/O	63
Program Memory Size	544KB (544K x 8)
Program Memory Type	FLASH
EEPROM Size	-
RAM Size	64K x 8
Voltage - Supply (Vcc/Vdd)	2.7V ~ 5.5V
Data Converters	A/D 16x12b; D/A 2x12b
Oscillator Type	Internal
Operating Temperature	-40°C ~ 125°C (TA)
Mounting Type	Surface Mount
Package / Case	80-LQFP
Supplier Device Package	80-LQFP (12x12)
Purchase URL	https://www.e-xfl.com/product-detail/infineon-technologies/s6e2he6e0agv20000



引脚编号				引脚名称	I/O 电路 类型	引脚状态 类型
LQFP120	LQFP100	LQFP80	BGA121			
20	15	-	G2	P36	E	K
				SIN5_2		
				IC02_0		
				INT09_1		
-	-	-	-	MADATA13_0		
20	-	-	G2	MNWEX_0		
21	16	-	G3	P37	E	K
				SOT5_2 (SDA5_2)		
				IC01_0		
				INT05_2		
-	-	-	-	MADATA14_0		
21	-	-	G3	MNREX_0		
22	17	-	G4	P38	E	K
				SCK5_2 (SCL5_2)		
				IC00_0		
				INT06_2		
-	-	-	-	MADATA15_0		
23	18	13	H1	P39	L	I
				ADTG_2		
		DTTIOX_0				
		RTCCO_2				
		-		SUBOUT_2		
				MSDCLK_0		
24	19	14	H2	P3A	G	I
				TIOA0_1		
		AIN0_0				
		RTO00_0 (PPG00_0)				
		-		MSDCKE_0		
25	20	15	H3	P3B	G	I
				TIOA1_1		
		BIN0_0				
		RTO01_0 (PPG00_0)				
		-		MRASX_0		
26	21	16	H4	P3C	G	I
				TIOA2_1		
		ZIN0_0				
		RTO02_0 (PPG02_0)				
		-		MCASX_0		

引脚编号				引脚名称	I/O 电路类型	引脚状态类型
LQFP120	LQFP100	LQFP80	BGA121			
111	-	-	D4	P65	E	I
				TIOB7_0		
				SCK5_1 (SCL5_1)		
112	-	-	C4	P64	E	K
				TIOA7_0		
				SOT5_1 (SDA5_1)		
				INT10_2		
113	93	73	B4	P63	E	K
				CROUT_1		
	-	-		SIN5_1		
				INT03_0		
				S_CD_0		
	93	73		MWEX_0		
				IC23_0		
114	94	74	C3	P62	I	K
				ADTG_3		
				SIN5_0		
				INT04_1		
				S_WP_0		
				MOEX_0		
				IC22_0		
115	95	75	B3	P61	E	I
				TIOB2_2		
				SOT5_0 (SDA5_0)		
				RTCCO_0		
				SUBOUT_0		
				ZIN2_1		
116	96	76	B2	P60	I	F
				TIOA2_2		
				SCK5_0 (SCL5_0)		
				NMIX		
				WKUP0		
				MRDY_0		
				FRCK2_0		
117	97	77	A4	VCC	-	-

引脚功能	引脚名称	功能说明	引脚编号			
			LQFP 120	LQFP 100	LQFP 80	BGA 121
基础定时器 1	TIOA1_0	基础定时器通道 1 TIOA 引脚	33	28	-	J3
	TIOA1_1		25	20	15	H3
	TIOA1_2		5	5	5	D2
	TIOB1_0	基础定时器通道 1 TIOB 引脚	47	42	32	J6
	TIOB1_1		15	10	10	F4
	TIOB1_2		6	6	6	D3
基础定时器 2	TIOA2_0	基础定时器通道 2 TIOA 引脚	34	29	-	J5
	TIOA2_1		26	21	16	H4
	TIOA2_2		116	96	76	B2
	TIOB2_0	基础定时器通道 2 TIOB 引脚	48	43	33	J7
	TIOB2_1		16	11	11	F3
	TIOB2_2		115	95	75	B3
基础定时器 3	TIOA3_0	基础定时器通道 3 TIOA 引脚	35	30	-	H5
	TIOA3_1		27	22	17	J1
	TIOA3_2		97	82	67	D7
	TIOB3_0	基础定时器通道 3 TIOB 引脚	49	44	34	J8
	TIOB3_1		17	12	12	F2
	TIOB3_2		98	83	-	C7
基础定时器 4	TIOA4_0	基础定时器通道 4 TIOA 引脚	36	31	21	K3
	TIOA4_1		28	23	18	J2
	TIOA4_2		51	-	-	H6
	TIOB4_0	基础定时器通道 4 TIOB 引脚	50	45	35	K8
	TIOB4_1		18	13	-	F1
	TIOB4_2		52	-	-	H7
基础定时器 5	TIOA5_0	基础定时器通道 5 TIOA 引脚	84	-	-	C9
	TIOA5_1		29	24	19	K2
	TIOA5_2		93	78	63	A9
	TIOB5_0	基础定时器通道 5 TIOB 引脚	83	-	-	D8
	TIOB5_1		19	14	-	G1
	TIOB5_2		92	77	62	B9
基础定时器 6	TIOA6_0	基础定时器通道 6 TIOA 引脚	53	-	-	G7
	TIOA6_1		94	79	64	C8
	TIOA6_2		82	-	-	E7
	TIOB6_0	基础定时器通道 6 TIOB 引脚	54	-	-	H8
	TIOB6_1		95	80	65	B8
	TIOB6_2		81	-	-	F7
基础定时器 7	TIOA7_0	基础定时器通道 7 TIOA 引脚	112	-	-	C4
	TIOA7_1		86	71	57	D11
	TIOA7_2		109	-	-	E5
	TIOB7_0	基础定时器通道 7 TIOB 引脚	111	-	-	D4
	TIOB7_1		87	72	58	C10
	TIOB7_2		108	-	-	E6

引脚功能	引脚名称	功能说明	引脚编号			
			LQFP 120	LQFP 100	LQFP 80	BGA 121
GPIO	P30	通用 I/O 端口 3	14	9	9	E1
	P31		15	10	10	F4
	P32		16	11	11	F3
	P33		17	12	12	F2
	P34		18	13	-	F1
	P35		19	14	-	G1
	P36		20	15	-	G2
	P37		21	16	-	G3
	P38		22	17	-	G4
	P39		23	18	13	H1
	P3A		24	19	14	H2
	P3B		25	20	15	H3
	P3C		26	21	16	H4
	P3D		27	22	17	J1
	P3E		28	23	18	J2
	P3F		29	24	19	K2
	P40	通用 I/O 端口 4	32	27	-	L2
	P41		33	28	-	J3
	P42		34	29	-	J5
	P43		35	30	-	H5
	P44		36	31	21	K3
	P45		37	32	22	J4
	P46		39	34	24	L4
	P47		40	35	25	K4
	P48		41	36	26	K5
	P49		42	37	27	K6
	P4B		47	42	32	J6
	P4C		48	43	33	J7
	P4D		49	44	34	J8
	P4E		50	45	35	K8
	P50	通用 I/O 端口 5	2	2	2	C1
	P51		3	3	3	C2
	P52		4	4	4	D1
	P53		5	5	5	D2
	P54		6	6	6	D3
	P55		7	7	7	E2
	P56		8	8	8	E3
	P57		9	-	-	E4
	P58		10	-	-	F5
	P59		11	-	-	F6
	P5A		12	-	-	G5
	P5B		13	-	-	G6

类型	电路	备注
O	 上拉电阻控制 数字输出 数字输出 数字输入 待机模式控制	- CMOS 电平输出 - CMOS 电平迟滞输入 - 可承受 5 V 电压 - 上拉电阻控制 - 待机模式控制 - 上拉电阻： 约为 50 kΩ $I_{OH} = -4 \text{ mA}$、$I_{OL} = 4 \text{ mA}$ - 有关 I/O 设置，请参考外设手册中的 VBAT 范围
P	 上拉电阻控制 数字输出 数字输出 数字输入 待机模式控制 OSC	- CMOS 电平输出 - CMOS 电平迟滞输入 - 上拉电阻控制 - 待机模式控制 - 上拉电阻： 约为 50 kΩ $I_{OH} = -4 \text{ mA}$、$I_{OL} = 4 \text{ mA}$ - 有关 I/O 设置，请参考外设手册中的 VBAT 范围

类型	电路	备注
Q	 上拉电阻控制 数字输出 数字输出 数字输入 待机模式控制 OSC 待机模式控制 时钟输入	可以选择副振荡/GPIO 功能 选择副振荡时: - 振荡反馈电阻: 约为 10 MΩ - 待机模式控制 选择 GPIO 时: - CMOS 电平输出 - CMOS 电平迟滞输入 - 上拉电阻控制 - 待机模式控制 - 上拉电阻: 约为 50 kΩ $I_{OH} = -4 \text{ mA}$、$I_{OL} = 4 \text{ mA}$ - 有关 I/O 设置, 请参考外设手册中的 VBAT 范围
R	 上拉电阻控制 数字输出 数字输出 数字输入 待机模式控制 模拟输出	- CMOS 电平输出 - CMOS 电平迟滞输入 - 模拟输出 - 上拉电阻控制 - 待机模式控制 - 上拉电阻: 约为 50 kΩ $I_{OH} = -12 \text{ mA}$、$I_{OL} = 12 \text{ mA}$ (4.5 V 到 5.5 V) $I_{OH} = -8 \text{ mA}$、$I_{OL} = 8 \text{ mA}$ (2.7 V 到 4.5 V)

引脚状态类型	功能组	上电复位或低电压检测状态	INITX 输入状态	器件内部复位状态	运行模式或睡眠模式状态	定时器模式、RTC 模式或停止模式状态		深度待机 RTC 模式或深度待机停止模式状态		深度待机模式返回状态
		供电电压未稳定	供电电压稳定		供电电压稳定	供电电压稳定		供电电压稳定		供电电压稳定
		-	INITX = 0	INITX = 1	INITX = 1	INITX = 1		INITX = 1		INITX = 1
		-	-	-	-	SPL = 0	SPL = 1	SPL = 0	SPL = 1	-
F	NMIX 引脚	设置被禁用	设置被禁用	设置被禁用	保持之前的状态	保持之前的状态	保持之前的状态	唤醒输入使能	高阻态/ 唤醒输入使能	GPIO 功能
	其它外设功能	高阻态	高阻态/ 输入使能	高阻态/ 输入使能			高阻态/ 内部输入固定为 0			
	GPIO 功能									保持之前的状态
G	JTAG 功能	高阻态	上拉/ 输入使能	上拉/ 输入使能	保持之前的状态	保持之前的状态	保持之前的状态	保持之前的状态	保持之前的状态	保持之前的状态
	GPIO 功能	设置被禁用	设置被禁用	设置被禁用			高阻态/ 内部输入固定为 0	GPIO 功能 内部输入固定为 0	高阻态/ 内部输入固定为 0	GPIO 功能
H	JTAG 功能	高阻态	上拉/ 输入使能	上拉/ 输入使能	保持之前的状态	保持之前的状态	保持之前的状态	保持之前的状态	保持之前的状态	保持之前的状态
	其它外设功能	设置被禁用	设置被禁用	设置被禁用			高阻态/ 内部输入固定为 0	GPIO 功能 内部输入固定为 0	高阻态/ 内部输入固定为 0	GPIO 功能
	GPIO 功能									
I	外设功能	高阻态	高阻态/ 输入使能	高阻态/ 输入使能	保持之前的状态	保持之前的状态	高阻态/ 内部输入固定为 0	GPIO 功能 内部输入固定为 0	高阻态/ 内部输入固定为 0	GPIO 功能
	GPIO 功能									
J	模拟输出功能	设置被禁用	设置被禁用	设置被禁用	保持之前的状态	*2	*3	GPIO 功能 内部输入固定为 0	高阻态/ 内部输入固定为 0	GPIO 功能
	其它外设功能	高阻态	高阻态/ 输入使能	高阻态/ 输入使能		保持之前的状态	高阻态/ 内部输入固定为 0			
	GPIO 功能									

12.3.2 引脚特性


($V_{CC} = AV_{CC} = 2.7\text{ V} \sim 5.5\text{ V}$, $V_{SS} = AV_{SS} = 0\text{ V}$)

参数	符号	引脚名称	条件	值			单位	备注
				最小值	典型值	最大值		
高电平输入电压 (迟滞输入)	V_{IHS}	CMOS 迟滞输入引脚、 MD0、MD1	—	$V_{CC} \times 0.8$	—	$V_{CC} + 0.3$	V	
		耐 5 V 输入引脚	—	$V_{CC} \times 0.8$	—	$V_{SS} + 5.5$	V	
		I ² C Fm+复用引脚	—	$V_{CC} \times 0.7$	—	$V_{SS} + 5.5$	V	
低电平输入电压 (迟滞输入)	V_{ILS}	CMOS 迟滞输入引脚、 MD0、MD1	—	$V_{SS} - 0.3$	—	$V_{CC} \times 0.2$	V	
		耐 5 V 输入引脚	—	$V_{SS} - 0.3$	—	$V_{CC} \times 0.2$	V	
		I ² C Fm+复用引脚	—	V_{SS}	—	$V_{CC} \times 0.3$	V	
高电平输出电压	V_{OH}	4 mA 型	$V_{CC} \geq 4.5\text{ V}$, $I_{OH} = -4\text{ mA}$	$V_{CC} - 0.5$	—	V_{CC}	V	
			$V_{CC} < 4.5\text{ V}$, $I_{OH} = -2\text{ mA}$					
		8 mA 型	$V_{CC} \geq 4.5\text{ V}$, $I_{OH} = -8\text{ mA}$	$V_{CC} - 0.5$	—	V_{CC}	V	
			$V_{CC} < 4.5\text{ V}$, $I_{OH} = -4\text{ mA}$					
		12 mA 型	$V_{CC} \geq 4.5\text{ V}$, $I_{OH} = -12\text{ mA}$	$V_{CC} - 0.5$	—	V_{CC}	V	
			$V_{CC} < 4.5\text{ V}$, $I_{OH} = -8\text{ mA}$					
		I ² C Fm+复用引脚	$V_{CC} \geq 4.5\text{ V}$, $I_{OH} = -4\text{ mA}$	$V_{CC} - 0.5$	—	V_{CC}	V	GPIO 功能
			$V_{CC} < 4.5\text{ V}$, $I_{OH} = -3\text{ mA}$					

12.4.2 副时钟输入特性

 $(V_{CC} = 2.7\text{ V} \sim 5.5\text{ V}, V_{SS} = 0\text{ V})$

参数	符号	引脚名称	条件	值			单位	备注
				最小值	典型值	最大值		
输入频率	$1/t_{CYLL}$	X0A、X1A	—	—	32.768	—	kHz	连接了外部晶振
			—	32	—	100	kHz	使用外部时钟
输入时钟周期	t_{CYLL}		—	10	—	31.25	μs	外部时钟输入
输入时钟占空比	—		P_{WH}/t_{CYLL} , P_{WL}/t_{CYLL}	45	—	55	%	使用外部时钟



12.4.3 内置CR振荡特性

内置高速 CR

 $(V_{CC} = 2.7\text{ V} \sim 5.5\text{ V}, V_{SS} = 0\text{ V})$

参数	符号	条件	值			单位	备注
			最小值	典型值	最大值		
时钟频率	f_{CRH}	$T_J = -20^\circ\text{C} \sim +105^\circ\text{C}$	3.92	4	4.08	MHz	校正 *1
		$T_J = -40^\circ\text{C} \sim +125^\circ\text{C}$	3.88	4	4.12		
时钟频率	f_{CRH}	$T_J = -40^\circ\text{C} \sim +125^\circ\text{C}$	2.9	4	5		未进行校正时
频率稳定时间	t_{CRWT}	—	—	—	30	μs	*2


*1: 使用闪存中 CR trimming 区的值进行了校正后

*2: 从设置校正值到高速 CR 时钟稳定的这段时间。
该时间段内高速 CR 时钟也可作为时钟源。

内置低速 CR

 $(V_{CC} = 2.7\text{ V} \sim 5.5\text{ V}, V_{SS} = 0\text{ V})$

参数	符号	条件	数值			单位	备注
			最小值	典型值	最大值		
时钟频率	f_{CRL}	—	50	100	150	kHz	




复用总线异步 SRAM 访问模式

($V_{CC} = 2.7\text{ V} \sim 5.5\text{ V}$, $V_{SS} = 0\text{ V}$)


参数	符号	引脚名称	条件	值		单位
				最小值	最大值	
复用地址延迟的时间	$t_{ALE-CHMADV}$	MALE, MADATA[15:0]	$V_{CC} \geq 4.5\text{ V}$	0	10	ns
			$V_{CC} < 4.5\text{ V}$		20	
复用地址保持时间	t_{CHMADH}	MALE, MADATA[15:0]	$V_{CC} \geq 4.5\text{ V}$	$MCLK \times n + 0$	$MCLK \times n + 10$	ns
			$V_{CC} < 4.5\text{ V}$	$MCLK \times n + 0$	$MCLK \times n + 20$	

注意:


- 外部负载电容 C_L 为 30 pF ($m = 0 \sim 15$, $n = 1 \sim 16$)



NAND 闪存写地址



NAND 闪存写数据





同步串行模式 (SPI = 1, SCINV = 0)

($V_{CC} = 2.7\text{ V} \sim 5.5\text{ V}$, $V_{SS} = 0\text{ V}$)

参数	符号	引脚名称	条件	$V_{CC} < 4.5\text{ V}$		$V_{CC} \geq 4.5\text{ V}$		单位
				最小值	最大值	最小值	最大值	
串行时钟周期时间	t_{SCYC}	SCKx	内部移位时钟	$4t_{CYCP}$	—	$4t_{CYCP}$	—	ns
SCK 上升沿到 SOT 延迟时间	t_{SHOVI}	SCKx, SOTx		- 30	+ 30	- 20	+ 20	ns
SIN 到 SCK 下降沿建立时间	t_{IVSLI}	SCKx, SINx		50	—	30	—	ns
SCK 下降沿到 SIN 保持时间	t_{SLIXI}	SCKx, SINx		0	—	0	—	ns
SOT 到 SCK 下降沿延迟时间	t_{SOVLI}	SCKx, SOTx		$2t_{CYCP} - 30$	—	$2t_{CYCP} - 30$	—	ns
串行时钟低电平脉宽	t_{LSH}	SCKx	外部移位时钟	$2t_{CYCP} - 10$	—	$2t_{CYCP} - 10$	—	ns
串行时钟高电平脉宽	t_{SHSL}	SCKx		$t_{CYCP} + 10$	—	$t_{CYCP} + 10$	—	ns
SCK 上升沿到 SOT 延迟时间	t_{SHOVE}	SCKx, SOTx		—	50	—	30	ns
SIN 到 SCK 下降沿建立时间	t_{IVSLE}	SCKx, SINx		10	—	10	—	ns
SCK 下降沿到 SIN 保持时间	t_{SLIXE}	SCKx, SINx		20	—	20	—	ns
SCK 下降时间	t_F	SCKx		—	5	—	5	ns
SCK 上升时间	t_R	SCKx		—	5	—	5	ns

注意:

- 上述特性适用于 CLK 同步模式。
- t_{CYCP} 指的是 APB 总线时钟周期时间。
有关多功能串行接口挂接的 APB 总线编号的详细信息, 请参考第 8 章框图的内容。
- 这些特性只对相同重定位端口编号有效。
例如, 对 SCLKx_0 和 SOTx_1 的组合为无效。
- 外部负载电容 C_L 为 30 pF。



高速同步串行模式 (SPI = 1, SCINV = 0)

($V_{CC} = 2.7\text{ V} \sim 5.5\text{ V}$, $V_{SS} = 0\text{ V}$)

参数	符号	引脚名称	条件	$V_{CC} < 4.5\text{ V}$		$V_{CC} \geq 4.5\text{ V}$		单位
				最小值	最大值	最小值	最大值	
串行时钟周期时间	t_{SCYC}	SCKx	内部移位时钟	$4t_{CYCP}$	—	$4t_{CYCP}$	—	ns
SCK 上升沿到 SOT 延迟时间	t_{SHOVI}	SCKx, SOTx		-10	+10	-10	+10	ns
SIN 到 SCK 下降沿建立时间	t_{IVSLI}	SCKx, SINx		14	—	12.5	—	ns
				12.5*				
SCK 下降沿到 SIN 保持时间	t_{SLIXI}	SCKx, SINx		5	—	5	—	ns
SOT 到 SCK 下降沿延迟时间	t_{SOVLI}	SCKx, SOTx		$2t_{CYCP} - 10$	—	$2t_{CYCP} - 10$	—	ns
串行时钟低电平脉宽	t_{SLSH}	SCKx	外部移位时钟	$2t_{CYCP} - 5$	—	$2t_{CYCP} - 5$	—	ns
串行时钟高电平脉宽	t_{SHSL}	SCKx		$t_{CYCP} + 10$	—	$t_{CYCP} + 10$	—	ns
SCK 上升沿到 SOT 延迟时间	t_{SHOVE}	SCKx, SOTx		—	15	—	15	ns
SIN 到 SCK 下降沿建立时间	t_{IVSLE}	SCKx, SINx		5	—	5	—	ns
SCK 下降沿到 SIN 保持时间	t_{SLIXE}	SCKx, SINx		5	—	5	—	ns
SCK 下降时间	t_F	SCKx		—	5	—	5	ns
SCK 上升时间	t_R	SCKx		—	5	—	5	ns

注意:

- 上述特性适用于 CLK 同步模式。
- t_{CYCP} 指的是 APB 总线时钟周期时间。
有关多功能串行接口挂接的 APB 总线编号的详细信息, 请参考第 8 章框图的内容。
- 这些特性仅适用于以下各引脚。
- 无片选: SIN4_1、SOT4_1、SCK4_1
- 片选: SIN6_1、SOT6_1、SCK6_1、SCS6_1
- 外部负载电容 C_L 为 30 pF。(对于带*项, 条件为 $C_L = 10\text{ pF}$)

12.4.12 外部输入时序

($V_{CC} = 2.7\text{ V} \sim 5.5\text{ V}$, $V_{SS} = 0\text{ V}$)


参数	符号	引脚名称	条件	值		单位	备注
				最小值	最大值		
输入脉宽	t_{INH} 、 t_{INL}	ADTG	—	$2t_{CYCP}^{*1}$	—	ns	A/D 转换器触发输入
		FRCKx					自由运行定时器输入时钟
		ICxx					输入捕获
		DTTixX	—	$2t_{CYCP}^{*1}$	—	ns	波形发生器
		INT00 至 INT15, NMIX	—	$2t_{CYCP} + 100^{*1}$	—	ns	外部中断
				500 ^{*2}	—	ns	NMI
		WKUPx	—	500 ^{*3}	—	ns	深度待机模式唤醒




*1: t_{CYCP} 指的是 APB 总线时钟周期，处于停止模式、定时器模式的停止信号除外。

有关 A/D 转换器、多功能定时器和外部中断挂接的 APB 总线编号的详细信息，请参考第 8 章框图的内容。

*2: 器件处于 停止模式或定时器模式。

*3: 器件处于深度待机 RTC 模式或深度待机停止模式。





12.6 12 位 D/A 转换器

A/D 转换器的电气特性

($V_{CC} = AV_{CC} = 2.7\text{ V} \sim 5.5\text{ V}$, $VS_S = AV_{SS} = 0\text{ V}$)

参数	符号	引脚名称	值			单位	备注
			最小值	典型值	最大值		
分辨率	—	DAx	—	—	12	位	
转换时间	tc20		0.56	0.69	0.81	μs	负载为 20 pF
	tc100		2.79	3.42	4.06	μs	负载为 100 pF
积分非线性*	INL		- 16	—	+ 16	LSB	
微分非线性*	DNL		- 0.98	—	+ 1.5	LSB	
输出电压偏移	V _{OFF}		—	—	10.0	mV	设置 0x000
			- 20.0	—	+ 1.4	mV	设置 0xFFFF
模拟输出阻抗	R _O		3.10	3.80	4.50	kΩ	数模转换器运行
			2.0	—	—	MΩ	D/A 转换器停止
电源电流	IDDA	AVCC	260	330	410	μA	单个 D/A 转换器单位运行 AV _{CC} = 3.3 V
			400	510	620	μA	单个 D/A 转换器单位运行 AV _{CC} = 5.0 V
	IDSA		—	—	14	μA	D/A 转换器停止

*: 无负载期间

12.8 主闪存写入/擦除特性

(VCC = 2.7 V ~ 5.5 V)

参数		数值			单位	备注
		最小值	典型值	最大值		
扇区擦除时间	大扇区	—	0.7	3.7	s	包括内部擦除前的写入时间
	小扇区		0.3	1.1		
半字 (16 位) 写入时间	写周期 < 100 次	—	12	100	μs	不包括系统级占用时间
	写入次数 > 100 次			200		
芯片擦除时间		—	13.6	68	s	包括内部擦除前的写入时间

写入次数和数据保存时间

擦除/写入次数	数据保持时间 (年)
1,000	20 *
10,000	10 *
100,000	5 *

*: 该值通过技术参考获取 (使用 Arrhenius 方程, 将高温加速测试的结果转换为 + 85°C 下的平均温度值)。

12.9 工作闪存写入/擦除特性

(VCC = 2.7 V ~ 5.5 V)

参数	数值			单位	备注
	最小值	典型值	最大值		
扇区擦除时间	—	0.3	1.5	s	包括内部擦除前的写入时间
半字 (16 位) 写入时间	—	20	200	μs	不包括系统级占用时间
芯片擦除时间	—	1.2	6	s	包括内部擦除前的写入时间

写入次数和数据保存时间

擦除/写入次数	数据保持时间 (年)
1,000	20 *
10,000	10 *
100,000	5 *

*: 该值通过技术参考获取 (使用 Arrhenius 方程, 将高温加速测试的结果转换为 + 85°C 下的平均温度值)。

文档修订记录

文档标题: S6E2HE4E0A、S6E2HE6E0A、S6E2HE4F0A、S6E2HE6F0A、S6E2HE4G0A、S6E2HE6G0A 32 位 ARM® Cortex®-M4F、
FM4 微控制器

文档编号: 002-00219

版本	ECN	变更者	提交日期	变更说明
**	4997553	KELI	11/02/2015	本文档版本号为 Rev**, 译自英文版 001-98942 Rev**。