




Welcome to [E-XFL.COM](https://www.e-xfl.com)

What is "[Embedded - Microcontrollers](#)"?

"[Embedded - Microcontrollers](#)" refer to small, integrated circuits designed to perform specific tasks within larger systems. These microcontrollers are essentially compact computers on a single chip, containing a processor core, memory, and programmable input/output peripherals. They are called "embedded" because they are embedded within electronic devices to control various functions, rather than serving as standalone computers. Microcontrollers are crucial in modern electronics, providing the intelligence and control needed for a wide range of applications.

Applications of "[Embedded - Microcontrollers](#)"

Details

Product Status	Active
Core Processor	ARM® Cortex®-M4F
Core Size	32-Bit Single-Core
Speed	160MHz
Connectivity	CSIO, EBI/EMI, I ² C, LINbus, SD, UART/USART
Peripherals	DMA, LVD, POR, PWM, WDT
Number of I/O	80
Program Memory Size	544KB (544K x 8)
Program Memory Type	FLASH
EEPROM Size	-
RAM Size	64K x 8
Voltage - Supply (Vcc/Vdd)	2.7V ~ 5.5V
Data Converters	A/D 24x12b; D/A 2x12b
Oscillator Type	Internal
Operating Temperature	-40°C ~ 125°C (TA)
Mounting Type	Surface Mount
Package / Case	100-LQFP
Supplier Device Package	100-LQFP (14x14)
Purchase URL	https://www.e-xfl.com/product-detail/infineon-technologies/s6e2he6f0agv2000a

1. 产品系列

存储器大小

产品名称		S6E2HE4E0A S6E2HE4F0A S6E2HE4G0A	S6E2HE6E0A S6E2HE6F0A S6E2HE6G0A
主闪存		256 KB	512 KB
工作闪存		32 KB	32 KB
片上 SRAM		32 KB	64 KB
	SRAM0	16 KB	32 KB
	SRAM1	8 KB	16 KB
	SRAM2	8 KB	16 KB

功能

产品名称			S6E2HE4E0A S6E2HE6E0A	S6E2HE4F0A S6E2HE6F0A	S6E2HE4G0A S6E2HE6G0A
引脚数量			80	100	120/121
CPU			Cortex-M4F、MPU、NVIC 128 个通道		
	频率		160 MHz		
电压范围			2.7 V 到 5.5 V		
DMAC			8 个通道		
DSTC			256 个通道		
外部总线接口			地址: 19 位 (最多), R/W 数据: 8 位 (最多), CS: 5 (最多), SRAM, NOR 闪存	地址: 25 位 (最多), R/W 数据: 8/16 位 (最多), CS: 9 (最多), SRAM, NOR 闪存, SDRAM	地址: 25 位 (最多), R/W 数据: 8/16 位 (最多), CS: 9 (最多), SRAM, NOR 闪存, NAND 闪存, SDRAM
多功能串行接口 (UART/CSIO/LIN/I ² C)			8 个通道 (最多)		
基础定时器 (PWC/重载定时器/PWM/PPG)			8 个通道 (最多)		
多功能定时器	A/D 触发比较	6 个通道	3 个单元 (最多)		
	输入捕获	4 个通道			
	自由运行定时器	3 个通道			
	输出比较	6 个通道			
	波形发生器	3 个通道			
	PPG	3 个通道			
SD 卡接口			1 个单元		
QPRC			3 个通道 (最多)		
双定时器			1 个单元		
实时时钟			1 个单元		
计时计数器			1 个单元		
CRC 加速器			支持		
看门狗定时器			1 个软件看门狗+ 1 个硬件看门狗		
外部中断			16 引脚 (最多) + NMI × 1		
I/O 端口			63 个引脚 (最多)	80 个引脚 (最多)	100 个引脚 (最多)




4. 引脚说明

引脚编号

引脚名称（如 XXX_1 和 XXX_2）中下划线（“_”）后面的数字代表重定位端口号。此类功能引脚，可由多个物理引脚映射，提供同一通道的同一功能。使用扩展端口功能寄存器（EPFR）选择引脚。

引脚编号				引脚名称	I/O 电路类型	引脚状态类型
LQFP120	LQFP100	LQFP80	BGA121			
1	1	1	B1	VCC	-	-
2	2	2	C1	P50	E	K
				CTS4_0		
				AIN0_2		
				RTO10_0 (PPG10_0)		
				INT00_0		
				MADATA00_0		
3	3	3	C2	P51	E	K
				RTS4_0		
				BIN0_2		
				RTO11_0 (PPG10_0)		
				INT01_0		
				MADATA01_0		
4	4	4	D1	P52	E	I
				SCK4_0 (SCL4_0)		
				ZIN0_2		
				RTO12_0 (PPG12_0)		
				MADATA02_0		
5	5	5	D2	P53	E	I
				TIOA1_2		
				SOT4_0 (SDA4_0)		
				RTO13_0 (PPG12_0)		
				MADATA03_0		
6	6	6	D3	P54	E	K
				TIOB1_2		
				SIN4_0		
				RTO14_0 (PPG14_0)		
				INT02_0		
				MADATA04_0		

引脚编号				引脚名称	I/O 电路类型	引脚状态类型
LQFP120	LQFP100	LQFP80	BGA121			
87	72	58	C10	P22	F	L
				CROUT_0		
				AN16		
				TIOB7_1		
				SOT0_0 (SDA0_0)		
		-		ZIN1_1		
		58		RTO23_0		
88	73	59	C11	P21	F	M
				AN17		
		-		SIN0_0		
		59		BIN1_1		
		-		INT06_1		
		59		MAD23_0		
		59		RTO24_0		
89	74	-	B11	P20	F	M
				AN18		
				AIN1_1		
				INT05_0		
				MAD24_0		
				RTO25_0		
90	75	60	A11	VSS	-	-
91	76	61	A10	VCC	-	-
92	77	62	B9	P0E	L	I
				TIOB5_2		
				SCS6_1		
				IC13_0		
				S_CLK_0		
				MDQM1_0		
93	78	63	A9	P0D	L	I
				TIOA5_2		
				SCK6_1 (SCL6_1)		
				IC12_0		
				S_CMD_0		
				MDQM0_0		
94	79	64	C8	P0C	L	I
				TIOA6_1		
				SOT6_1 (SDA6_1)		
				IC11_0		
				S_DATA1_0		
				MALE_0		

类型	电路	备注
B		- CMOS 电平迟滞输入 - 上拉电阻: 约为 50 kΩ
C		- 开漏输出 - CMOS 电平迟滞输入
E		- CMOS 电平输出 - CMOS 电平迟滞输入 - 上拉电阻控制 - 待机模式控制 - 上拉电阻: 约为 50 kΩ - $I_{OH} = -4 \text{ mA}$、$I_{OL} = 4 \text{ mA}$ - 当该引脚作为 I²C 引脚时，数字输出 P 沟道管始终被关闭。

6.3 使用环境注意事项

如前面章节所述，半导体器件的可靠性取决于环境温度和其他条件。

为使性能可靠，请遵守以下原则：

(1) 湿度

在高湿环境下长期使用会导致器件间的电流泄漏，印刷电路板之间同理。如能预知应用于高湿环境，则需要考虑额外的防潮措施。

(2) 静电放电

当高压带电物体靠近半导体器件时，放电会引起运行异常。在这种情况下，请使用防静电措施或工艺来防止放电发生。

(3) 腐蚀性气体、粉尘或油

暴露在腐蚀性气体、粉尘或油等环境时可能会引起化学反应，从而对该器件产生不利影响。如果在这些条件下使用器件，则需要考虑采取措施防止器件暴露于此类物质中以保护器件。

(4) 辐射，包括宇宙射线

大多数的器件设计并没考虑到应对辐射或宇宙辐线的措施。因此，用户最好适当屏蔽。

(5) 烟雾、燃烧

警告：塑封器件易燃，因此需要远离易燃物质。如果设备冒烟或燃烧，存在释放有毒气体的危险。

如果客户考虑在其他特殊环境条件下使用赛普拉斯产品，请联系销售代表。

请在以下 URL 中查看最新注意事项。

<http://www.spansion.com/fjdocuments/fj/datasheet/e-ds/DS00-00004.pdf>

引脚状态类型	功能组	上电复位或低电压检测状态	INITX 输入状态	器件内部复位状态	运行模式或睡眠模式状态	定时器模式、RTC 模式或停止模式状态		深度待机 RTC 模式或深度待机停止模式状态		深度待机模式返回状态		
		供电电压未稳定	供电电压稳定		供电电压稳定	供电电压稳定		供电电压稳定		供电电压稳定		
		-	INITX = 0	INITX = 1	INITX = 1	INITX = 1		INITX = 1		INITX = 1		
		-	-	-	-	SPL = 0	SPL = 1	SPL = 0	SPL = 1	-		
P	模拟输入功能	高阻态	高阻态/ 内部输入 固定为 0/ 模拟 输入使能	高阻态/ 内部输入 固定为 0/ 模拟 输入使能	高阻态/ 内部输入 固定为 0/ 模拟 输入使能	高阻态/ 内部输入 固定为 0/ 模拟 输入使能	高阻态/ 内部输入 固定为 0/ 模拟 输入使能	高阻态/ 内部输入 固定为 0/ 模拟 输入使能	高阻态/ 内部输入 固定为 0/ 模拟 输入使能	高阻态/ 内部输入 固定为 0/ 模拟 输入使能		
	唤醒功能	设置被禁用	设置被禁用	设置被禁用	保持之前的 状态	保持之前的 状态	保持之前的 状态	唤醒 输入使能	高阻态/ WKUP 输入使能	GPIO 功能		
	其它外设功能						高阻态/ 内部输入 固定为 0	GPIO 功能 内部输入 固定为 0	高阻态/ 内部输入 固定为 0			
	GPIO 功能						高阻态/ 内部输入 固定为 0	GPIO 功能 内部输入 固定为 0	高阻态/ 内部输入 固定为 0			
Q	唤醒功能	设置被禁用	设置被禁用	设置被禁用	保持之前的 状态	保持之前的 状态	保持之前的 状态	唤醒输入 允许	高阻态/ 唤醒 输入使能	GPIO 功能		
	外部中断使能							GPIO 功能 内部输入 固定为 0	高阻态/ 内部输入 固定为 0			
	其它外设功能	高阻态	高阻态/ 输入使能	高阻态/ 内部输入 固定为 0								
	GPIO 功能											

*1: 在副定时器模式、副 CR 定时器模式、RTC 模式、停止模式、深度待机 RTC 模式和深度待机停止模式下，振荡停止。

*2: 在定时器模式下保持之前的状态。在 RTC 模式和停止模式下，GPIO 内部输入固定为 0。

*3: 在定时器模式下保持之前的状态。在 RTC 模式和停止模式下，高阻态/内部输入固定为 0。

VBAT 域引脚状态列表

VBAT 引脚状态类型	功能组	VBAT 上电复位	INITX 输入状态	器件内部 复位状态	运行模式 或睡眠 模式状态	定时器模式、 RTC 模式或 停止模式状态		深度待机 RTC 模式 或深度待机停止模式 状态		深度待机 模式返回 模式状态	VBAT RTC 模式状态	VBAT RTC 模式返回 状态
		供电电压 不稳定	供电电压 稳定		供电电压 稳定	供电电压 稳定		供电电压 稳定		供电电压 稳定	供电电压 稳定	供电电压 稳定
		-	INITX = 0	INITX = 1	INITX = 1	INITX = 1		INITX = 1		INITX = 1	-	-
		-	-	-	-	SPL = 0	SPL = 1	SPL = 0	SPL = 1	-	-	-
S	GPIO 功能	设置被 禁用	保持之前 的状态	保持之前 的状态	保持之前 的状态	保持之前 的状态	保持之前 的状态	保持之前 的状态	保持之前 的状态	GPIO 功能	设置禁 止	-
	副晶体振荡 器输入引脚/ 外部副时钟 输入引脚	输入 使能	输入 使能	输入 使能	输入 使能	输入 使能	输入 使能	输入 使能	输入 使能	输入 使能	保持之前 的状态	保持之前 的状态
T	GPIO 功能	设置被 禁用	保持之前 的状态	保持之前 的状态	保持之前 的状态	保持之前 的状态	保持之前 的状态	保持之前 的状态	保持之前 的状态	GPIO 功能	设置禁 止	-
	外部副时钟 输入引脚	设置被 禁用	保持之前 的状态	保持之前 的状态	保持之前 的状态	保持之前 的状态	保持之前 的状态	保持之前 的状态	保持之前 的状态	保持之前 的状态	保持之前 的状态	保持之前 的状态
	副晶体 振荡器 输入引脚	高阻态/ 内部输入 固定为 0/ 输入使能	保持之前 的状态	保持之前 的状态	保持之前 的状态	保持之前 的状态/ 振荡 停止, 高阻态*	保持之前 的状态/ 振荡 停止, 高阻态*	保持之前 的状态/ 振荡 停止, 高阻态*	保持之前 的状态/ 振荡 停止, 高阻态*	保持之前 的状态	保持之前 的状态	保持之前 的状态
U	外设功能	高阻态	保持之前 的状态	保持之前 的状态	保持之前 的状态	保持之前 的状态	保持之前 的状态	保持之前 的状态	保持之前 的状态	保持之前 的状态	保持之前 的状态	保持之前 的状态
	GPIO 功能											

*: 当 WTOSCCNT 寄存器中 SOSCNTL 位的值为 ‘0’ 时，副晶体振荡器的输出引脚将保持之前的状态。

当 WTOSCCNT 寄存器中 SOSCNTL 位的值为 ‘1’ 时，振荡将停止在停止模式和深度待机停止模式下。

12. 电气特性

12.1 最大绝对额定值

参数	符号	额定值		单位	备注
		最小值	最大值		
供电电压*1、*2	V_{CC}	$V_{SS} - 0.5$	$V_{SS} + 6.5$	V	
供电电压 (VBAT) *1、*4	V_{BAT}	$V_{SS} - 0.5$	$V_{SS} + 6.5$	V	
模拟供电电压*1、*5	AV_{CC}	$V_{SS} - 0.5$	$V_{SS} + 6.5$	V	
模拟参考电压*1、*5	AV_{RH}	$V_{SS} - 0.5$	$V_{SS} + 6.5$	V	
输入电压*1	V_I	$V_{SS} - 0.5$	$V_{CC} + 0.5$ (≤ 6.5 V)	V	
		$V_{SS} - 0.5$	$V_{SS} + 6.5$	V	耐 5 V
模拟引脚输入电压*1	V_{IA}	$V_{SS} - 0.5$	$AV_{CC} + 0.5$ (≤ 6.5 V)	V	
输出电压*1	V_O	$V_{SS} - 0.5$	$V_{CC} + 0.5$ (≤ 6.5 V)	V	
低电平最大输出电流*6	I_{OL}	—	10	mA	4 mA 型
			20	mA	8 mA 型
			20	mA	12 mA 型
			22.4	mA	I ² C Fm+
低电平平均输出电流*7	I_{OLAV}	—	4	mA	4 mA 型
			8	mA	8 mA 型
			12	mA	12 mA 型
			20	mA	I ² C Fm+
低电平最大总输出电流	$\sum I_{OL}$	—	100	mA	
低电平平均总输出电流	$\sum I_{OLAV}$	—	50	mA	
高电平最大输出电流*6	I_{OH}	—	- 10	mA	4 mA 型
			20	mA	8 mA 型
			- 20	mA	12 mA 型
高电平平均输出电流 *7	I_{OHAV}	—	- 4	mA	4 mA 型
			8	mA	8 mA 型
			- 12	mA	12 mA 型
高电平最大总输出电流	$\sum I_{OH}$	—	- 100	mA	
高电平平均总输出电流	$\sum I_{OHAV}$	—	- 50	mA	
存储温度	T_{STG}	- 55	+ 150	°C	

*1: 这些参数都是基于 $V_{SS} = AV_{SS} = 0.0$ V。

*2: V_{CC} 不得低于 $V_{SS} - 0.5$ V。

*3: V_{BAT} 不得低于 $V_{SS} - 0.5$ V。

*4: 请确保电压不超过 $V_{CC} + 0.5$ V，例如上电时。

*5: 最大输出电流被定义为经过任意一个相应引脚的峰值电流。

*6: 平均输出电流被定义为 100 ms 内经过任意一个相应引脚的平均电流。

*7: 平均总输出电流被定义为 100 ms 内经过所有相应引脚的平均电流。

警告:

— 外界冲击 (包括未限制的电压、电流或温度) 超过最大绝对额定值会使半导体器件永久性损坏。禁止超过上述任何额定值。

12.2 推荐工作条件

参数	符号	条件	值		单位	备注
			最小值	最大值		
供电电压	V_{CC}	—	2.7*3	5.5	V	
供电电压 (VBAT)	V_{BAT}	—	2.7	5.5	V	
模拟供电电压	AV_{CC}	—	2.7	5.5	V	$AV_{CC}=V_{CC}$
模拟参考电压	AV_{RH}	—	*2	AV_{CC}	V	
工作温度	结温	T_J	—	- 40	+ 125	°C
	环境温度	T_A	—	- 40	*1	°C

*1: 结温 (T_J) 允许值决定环境温度 (T_A) 的最大动态范围。

环境温度 (T_A) 的计算公式如下:

$$T_A (\text{最大值}) = T_J (\text{最大值}) - P_d (\text{最大值}) \times \theta_{ja}$$

P_d : 功耗 (W)

θ_{ja} : 封装热阻 (°C/W)

$$P_d (\text{最大值}) = V_{CC} \times I_{CC} (\text{最大值}) + \sum (I_{OL} \times V_{OL}) + \sum ((V_{CC} - V_{OH}) \times (-I_{OH}))$$

I_{OL} : 低电平输出电流

I_{OH} : 高电平输出电流

V_{OL} : 低电平输出电压

V_{OH} : 高电平输出电压

各种封装的热阻和最大允许功耗如下。

当半导体器件功耗小于或等于最大允许值时, 可确保正常运行。

*2: 模拟参考电压的最小值取决于比较时钟周期值 (T_{cck})。更多详细信息, 请参考第 12.5 节 “12 位 A/D 转换器”。

*3: 如果工作电压等于或大于低压复位/中断检测电压, 并且小于供电电压的最小值, 这时只能执行由内置高速 CR (包括所使用的主 PLL) 或内置低速 CR 提供时钟的指令和低压检测功能。

各种封装的热阻和最大允许功耗列表

封装	印刷电路板	热阻 θ_{ja} (°C/W)	最大允许功耗 (mW)	
			$T_A = +85^\circ\text{C}$	$T_A = +105^\circ\text{C}$
LQH080 (间距为 0.5 mm)	单层双面	82	488	244
	四层	56	714	357
LQI100 (间距为 0.5 mm)	单层双面	59	678	339
	四层	39	1026	513
LQM120 (间距为 0.5 mm)	单层双面	71	563	282
	四层	50	800	400
FDI121 (间距为 0.5 mm)	单层双面	63	635	317
	四层	37	1081	540

警告:

1. 需要遵循所推荐的工作条件, 以确保半导体器件正常运行。器件在这些条件下运行时, 所有器件的电气特性均能得到保证。

要根据推荐的工作条件来使用半导体器件。

在其他条件下进行操作可能会影响器件的可靠性, 并会导致器件故障。

赛普拉斯公司对本数据手册中没有显示的使用、工作条件或组合不作任何担保。除了这里所列出的条件外, 如果您想要在其他条件下使用这些应用, 请提前联系销售部门。

12.3 直流特性

12.3.1 电流额定值

表 12-1 正常工作模式（PLL）下的电流消耗的典型值和最大值，闪存存储器中执行代码（闪存加速器和追踪缓冲区功能使能）

参数	符号	引脚名称	条件	频率*4	值		单位	备注
					典型值*1	最大值*2		
电源电流	I _{CC}	VCC	正常工作（PLL）	*5、*6、*9	160 MHz	51	待定	*3 所有外设时钟工作
					144 MHz	47	待定	
					120 MHz	39	待定	
					100 MHz	33	待定	
					80 MHz	27	待定	
					60 MHz	20	待定	
					40 MHz	14	待定	
					20 MHz	7.6	待定	
					8 MHz	3.9	待定	
					4 MHz	2.7	待定	
					160 MHz	31	待定	*3 所有外设时钟关闭
					144 MHz	28	待定	
					120 MHz	23	待定	
					100 MHz	20	待定	
					80 MHz	16	待定	
					60 MHz	12	待定	
					40 MHz	8.7	待定	
					20 MHz	5.0	待定	
					8 MHz	2.8	待定	
					4 MHz	2.1	待定	

表 12-2 正常工作模式（PLL）下的电流消耗的典型值和最大值，闪存存储器中执行代码并访问数据（闪存加速器和追踪缓冲区功能禁止）

参数	符号	引脚名称	条件	频率*7	值		单位	备注
					典型值*1	最大值*2		
电源电流	I _{CC}	VCC	正常工作（PLL）	*8、*9	160 MHz	56	待定	*3 所有外设时钟工作
					144 MHz	51	待定	
					120 MHz	43	待定	
					100 MHz	37	待定	
					80 MHz	30	待定	
					60 MHz	23	待定	
					40 MHz	16	待定	
					20 MHz	8.5	待定	
					8 MHz	4.3	待定	
					4 MHz	2.9	待定	
					160 MHz	30	待定	*3 所有外设时钟关闭
					144 MHz	28	待定	
					120 MHz	24	待定	
					100 MHz	20	待定	
					80 MHz	17	待定	
					60 MHz	13	待定	
					40 MHz	9.2	待定	
					20 MHz	5.3	待定	
					8 MHz	3.0	待定	
					4 MHz	2.2	待定	

*1: T_A = +25°C, V_{CC} = 3.3 V

*2: T_J = +125°C, V_{CC} = 5.5 V

*3: 所有端口为固定电平


参数	符号	引脚名称	条件	频率*4	值		单位	备注
					典型值*1	最大值*2		
电源电流	I _{ccs}	VCC	睡眠模式下运行*6 (PLL)	160 MHz	35	待定	mA	*3 所有外设时钟工作
				144 MHz	32	待定		
				120 MHz	27	待定		
				100 MHz	23	待定		
				80 MHz	18	待定		
				60 MHz	14	待定		
				40 MHz	9.9	待定		
				20 MHz	5.5	待定		
				8 MHz	3.1	待定		
				4 MHz	2.3	待定		
				160 MHz	14	待定	mA	*3 所有外设时钟关闭
				144 MHz	13	待定		
				120 MHz	11	待定		
				100 MHz	9.5	待定		
				80 MHz	7.8	待定		
				60 MHz	6.3	待定		
				40 MHz	4.6	待定		
				20 MHz	2.9	待定		
				8 MHz	2.2	待定		
				4 MHz	2.0	待定		

表 12-5 睡眠模式 (PLL) 电流消耗的典型值和最大值 (PCLK0 = PCLK1 = PCLK2 = HCLK/2)

12.4.7 上电复位时序

($V_{CC} = 2.7\text{ V} \sim 5.5\text{ V}$, $V_{SS} = 0\text{ V}$)

参数	符号	引脚名称	值		单位	备注
			最小值	最大值		
电源上升时间	t_{VCCR}	VCC	0	—	ms	
电源掉电时间	t_{OFF}		1	—	ms	
上电复位 释放时间	t_{PRT}		0.33	0.60	ms	



术语表

- VCC_minimum: 推荐工作条件的最小 VCC
- VDH_minimum: 低压检测复位的最小检测电压。请参考第 8 章低压检测特性。

NAND 闪存模式


($V_{CC} = 2.7\text{ V} \sim 5.5\text{ V}$, $V_{SS} = 0\text{ V}$)

参数	符号	引脚名称	条件	值		单位
				最小值	最大值	
MNREX 最小脉宽	t_{NREW}	MNREX	$V_{CC} \geq 4.5\text{ V}$ $V_{CC} < 4.5\text{ V}$	$MCLK \times n - 3$	—	ns
数据建立到 MNREX 上升沿时间	t_{DS-NRE}	MNREX, MADATA[15:0]	$V_{CC} \geq 4.5\text{ V}$ $V_{CC} < 4.5\text{ V}$	20 38	—	ns
MNREX 上升沿到数据保持时间	t_{DH-NRE}	MNREX, MADATA[15:0]	$V_{CC} \geq 4.5\text{ V}$ $V_{CC} < 4.5\text{ V}$	0	—	ns
MNALE 上升沿到 MNWEX 延迟时间	$t_{ALEH-NWEL}$	MNALE, MNWEX	$V_{CC} \geq 4.5\text{ V}$ $V_{CC} < 4.5\text{ V}$	$MCLK \times m - 9$ $MCLK \times m - 12$	$MCLK \times m + 9$ $MCLK \times m + 12$	ns
MNALE 下降沿到 MNWEX 延迟时间	$t_{ALEL-NWEL}$	MNALE, MNWEX	$V_{CC} \geq 4.5\text{ V}$ $V_{CC} < 4.5\text{ V}$	$MCLK \times m - 9$ $MCLK \times m - 12$	$MCLK \times m + 9$ $MCLK \times m + 12$	ns
MNCLE 上升沿到 MNWEX 延迟时间	$t_{CLEH-NWEL}$	MNCLE, MNWEX	$V_{CC} \geq 4.5\text{ V}$ $V_{CC} < 4.5\text{ V}$	$MCLK \times m - 9$ $MCLK \times m - 12$	$MCLK \times m + 9$ $MCLK \times m + 12$	ns
MNWEX 上升沿到 MNCLE 延迟时间	$t_{NWEH-CLEL}$	MNCLE, MNWEX	$V_{CC} \geq 4.5\text{ V}$ $V_{CC} < 4.5\text{ V}$	0	$MCLK \times m + 9$ $MCLK \times m + 12$	ns
MNWEX 最小脉宽	t_{NWEW}	MNWEX	$V_{CC} \geq 4.5\text{ V}$ $V_{CC} < 4.5\text{ V}$	$MCLK \times n - 3$	—	ns
MNWEX 下降沿到数据输出延迟时间	$t_{NWEH-DV}$	MNWEX, MADATA[15:0]	$V_{CC} \geq 4.5\text{ V}$ $V_{CC} < 4.5\text{ V}$	-9 -12	+9 12	ns
MNWEX 上升沿到数据保持时间	$t_{NWEH-DX}$	MNWEX, MADATA[15:0]	$V_{CC} \geq 4.5\text{ V}$ $V_{CC} < 4.5\text{ V}$	0	$MCLK \times m + 9$ $MCLK \times m + 12$	ns

注意:

- 外部负载电容 C_L 为 30 pF ($m = 0 \sim 15$, $n = 1 \sim 16$)

NAND 闪存读



同步串行模式 (SPI = 1, SCINV = 1)

(V_{CC} = 2.7 V ~ 5.5 V, V_{SS} = 0 V)

参数	符号	引脚名称	条件	V _{CC} < 4.5 V		V _{CC} ≥ 4.5 V		单位
				最小值	最大值	最小值	最大值	
串行时钟周期时间	t _{SCYC}	SCKx	内部移位时钟	4t _{CYCP}	—	4t _{CYCP}	—	ns
SCK 下降沿到 SOT 延迟时间	t _{SLOVl}	SCKx, SOTx		- 30	+ 30	- 20	+ 20	ns
SIN 到 SCK 上升沿建立时间	t _{IVSHI}	SCKx, SINx		50	—	30	—	ns
SCK 上升沿到 SIN 保持时间	t _{SHIXl}	SCKx, SINx		0	—	0	—	ns
SOT 到 SCK 上升沿延迟时间	t _{SOVHI}	SCKx, SOTx		2t _{CYCP} - 30	—	2t _{CYCP} - 30	—	ns
串行时钟低电平脉宽	t _{SLSH}	SCKx	外部移位时钟	2t _{CYCP} - 10	—	2t _{CYCP} - 10	—	ns
串行时钟高电平脉宽	t _{SHSL}	SCKx		t _{CYCP} + 10	—	t _{CYCP} + 10	—	ns
SCK 下降沿到 SOT 延迟时间	t _{SLOVE}	SCKx, SOTx		—	50	—	30	ns
SIN 到 SCK 上升沿建立时间	t _{IVSHE}	SCKx, SINx		10	—	10	—	ns
SCK 上升沿到 SIN 保持时间	t _{SHIXE}	SCKx, SINx		20	—	20	—	ns
SCK 下降时间	t _F	SCKx		—	5	—	5	ns
SCK 上升时间	t _R	SCKx		—	5	—	5	ns

注意:

- 上述特性适用于 CLK 同步模式。
- t_{CYCP} 指的是 APB 总线时钟周期时间。
有关多功能串行接口挂接的 APB 总线编号的详细信息, 请参考第 8 章框图的内容。
- 这些特性只对相同重定位端口编号有效。
例如, 对 SCLKx_0 和 SOTx_1 的组合便为无效。
- 外部负载电容 C_L 为 30 pF。

同步串行片选模式 (SPI = 1, SCINV = 1, MS=0, CSLVL = 1)

 (V_{CC} = 2.7 V ~ 5.5 V, V_{SS} = 0 V)

参数	符号	条件	V _{CC} < 4.5 V		V _{CC} ≥ 4.5 V		单位
			最小值	最大值	最小值	最大值	
SCS 下降沿到 SCK 上升沿建立时间	t _{CSSI}	内部移位时钟	(*1)-50	(*1)+0	(*1)-50	(*1)+0	ns
SCK 下降沿到 SCS 上升沿保持时间	t _{CSHI}		(*2)+0	(*2)+50	(*2)+0	(*2)+50	ns
SCS 取消时间	t _{CSDI}		(*3)-50 +5t _{CYCP}	(*3)+50 +5t _{CYCP}	(*3)-50 +5t _{CYCP}	(*3)+50 +5t _{CYCP}	ns
SCS 下降沿到 SCK 上升沿建立时间	t _{CSSE}	外部移位时钟	3t _{CYCP} +30	—	3t _{CYCP} +30	—	ns
SCK 下降沿到 SCS 上升沿保持时间	t _{CSHE}		0	—	0	—	ns
SCS 取消时间	t _{CSDE}		3t _{CYCP} +30	—	3t _{CYCP} +30	—	ns
SCS 下降沿到 SOT 延迟时间	t _{DSE}		—	40	—	40	ns
SCS 上升沿到 SOT 延迟时间	t _{DEE}		0	—	0	—	ns



(*1): CSSU 位值 × 串行片选时序操作时钟周期[ns]



(*2): CSHD 位值 × 串行片选时序操作时钟周期[ns]

(*3): CSDS 位值 × 串行片选时序操作时钟周期[ns]

注意:

- t_{CYCP} 指的是 APB 总线时钟周期时间。
有关多功能串行接口挂接的 APB 总线编号的详细信息, 请参考第 8 章框图的内容。
- 更多有关 CSSU、CSHD、CSDS 以及串行片选时序操作时钟的详细信息, 请参考“FM4 系列外设手册”中“主要”部分 (MN709-00001) 的内容。
- 外部负载电容 C_L 为 30 pF。





高速同步串行片选模式 (SPI = 1, SCINV = 0, MS = 0, CSLVL = 0)

(V_{CC} = 2.7 V ~ 5.5 V, V_{SS} = 0 V)

参数	符号	条件	V _{CC} < 4.5 V		V _{CC} ≥ 4.5 V		单位
			最小值	最大值	最小值	最大值	
SCS 上升沿到 SCK 下降沿建立时间	t _{CSSl}	内部移位时钟	(*1)-20	(*1)+0	(*1)-20	(*1)+0	ns
SCK 上升沿到 SCS 下降沿保持时间	t _{CSHl}		(*2)+0	(*2)+20	(*2)+0	(*2)+0	ns
SCS 取消时间	t _{CSDl}		(*3)-20 +5t _{CYCP}	(*3)+20 +5t _{CYCP}	(*3)-20 +5t _{CYCP}	(*3)+20 +5t _{CYCP}	ns
SCS 上升沿到 SCK 下降沿建立时间	t _{CSSE}	外部移位时钟	3t _{CYCP} +15	—	3t _{CYCP} +15	—	ns
SCK 上升沿到 SCS 下降沿保持时间	t _{CSHE}		0	—	0	—	ns
SCS 取消时间	t _{CSDE}		3t _{CYCP} +15	—	3t _{CYCP} +15	—	ns
SCS 上升沿到 SOT 延迟时间	t _{DSE}		—	25	—	25	ns
SCS 下降沿到 SOT 延迟时间	t _{DEE}		0	—	0	—	ns



(*1): CSSU 位值 × 串行片选时序操作时钟周期[ns]

(*2): CSHD 位值 × 串行片选时序操作时钟周期[ns]

(*3): CSDS 位值 × 串行片选时序操作时钟周期[ns]

注意:

- t_{CYCP} 指的是 APB 总线时钟周期时间。
有关多功能串行接口挂接的 APB 总线编号的详细信息, 请参考第 8 章框图的内容。
- 更多有关 CSSU、CSHD、CSDS 以及串行片选时序操作时钟的详细信息, 请参考“FM4 系列外设手册”中“主要”部分 (MN709-00001) 的内容。
- 外部负载电容 C_L 为 30 pF。



高速模式

■时钟 CLK（所有值参考 V_{IH} 和 V_{IL} 电平跳变点）

($V_{CC} = 2.7\text{ V} \sim 3.6\text{ V}$, $V_{SS} = 0\text{ V}$)

参数	符号	引脚名称	条件	值		备注
				最小值	最大值	
数据传输模式时钟频率	f_{PP}	S_CLK	$C_{CARD} \leq 10\text{ pF}$ (单张卡)	0	32	MHz
时钟低电平时间	t_{WL}	S_CLK		7	—	ns
时钟高电平时间	t_{WH}	S_CLK		7	—	ns
时钟上升时间	t_{TLH}	S_CLK		—	3	ns
时钟下降时间	t_{THL}	S_CLK		—	3	ns


■卡输入 CMD、DAT（参考时钟 CLK）

参数	符号	引脚名称	条件	值		备注
				最小值	最大值	
输入建立时间	t_{ISU}	S_CMD、 S_DATA3:0	$C_{CARD} \leq 10\text{ pF}$ (单张卡)	8	—	ns
输入保持时间	t_{IH}	S_CMD、 S_DATA3:0		2	—	ns

■卡输出 CMD、DAT（参考时钟 CLK）

参数	符号	引脚名称	条件	值		备注
				最小值	最大值	
数据传输模式输出延迟时间	t_{ODLY}	S_CMD、 S_DATA3:0	$C_L \leq 40\text{ pF}$ (单张卡)	—	22	ns
输出保持时间	t_{OH}	S_CMD、 S_DATA3:0	$C_L \geq 15\text{ pF}$ (单张卡)	2.5	—	ns
单条信号线上总系统电容*	C_L	—	单张卡	—	40	pF

*：为严格满足时序，主机只应驱动一张卡。



注意：

- 因为此外设是主机模式，所以卡输入对应的是主机输出，而卡输出对应的是主机输入。
- 在高速模式下，需要将时钟频率 (f_{PP}) 和 AHB 总线时钟频率设置为相同值。